This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

, 1 DIALOG(R) File 351: Derwent WPI (c) 2004 Thomson Derwent. All rts. reserv.

011013911 **Image available**
WPI Acc No: 1996-510861/ 199651

XRPX Acc No: N96-430711

Display appts e.g. ultra-thin type display appts, field emission type display appts - has insulating layer arranged in between gate and cathode electrode with thickness less than 1 micrometer, while flat electron emission surface is provided on upper surface of cathode electrode

Patent Assignee: SONY CORP (SONY)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week
JP 8264109 A 19961011 JP 9587546 A 19950320 199651 B

Priority Applications (No Type Date): JP 9587546 A 19950320 Patent Details: Patent No Kind Lan Pg Main IPC Filing Notes JP 8264109 A 20 H01J-001/30

Abstract (Basic): JP 8264109 A

The appts comprises a sequential arrangement of a cathode electrode (13), an insulating layer (15) and a gate electrode (14). A micro hole (20) penetrates through the gate electrode and the insulated layer. When voltage is applied between the gate and the cathode electrode, predetermined amount of electrons are emitted through the micro hole from an electron emission surface (13A) of the cathode electrode.

The thickness (t1) of the insulating layer is set to less than 1 micrometers. Electron emission surface on upper surface of the cathode electrode is made as a flat surface.

ADVANTAGE - Ensures increase in quantity of discharging electrons. Improves efficiency of emission electrons. Ensures prolonged life for discharging surface. Ensures emission of electrons with high efficiency. Provides thin shaped appts.

Secretary of the second

THIS PAGE BLANK (USPTO)

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-264109

(43)公開日 平成8年(1996)10月11日


(51) Int.Cl. ⁶	識別記号	庁内整理番号	FI			技術表示箇所	
H 0 1 J 1/30			H01J	1/30	1	В	
					:	Z .	
	9/02		9/02]	В	
31/12			31/12		_	В	
31/15			31/15 C				
			審査請求	未請求	請求項の数20	FD (全 20 頁)	
(21)出願番号	特願平7-87546		(71)出願人	0000021	85		
				ソニーを	式会社		
(22)出願日	平成7年(1995)3月20日			東京都品	品川区北品川6丁	「目7番35号	
			(72)発明者	渡辺 多	を俊		
				東京都品		「目7番35号 ソニ	
			(74)代理人				
						. •	

(54) 【発明の名称】 粒子放出装置、電界放出型装置及びこれらの製造方法

(57)【要約】

【構成】 カソード電極13上に、絶縁層15、ゲート電極14が順次被着し、ゲート電極14と絶縁層15とを貫通する 微小孔20が形成されて電子放出源の主要部を構成する。 絶縁層15の厚さ t, は、 1μ m未満、例えば 0.3μ mとしてある。カソード電極13の上面は平坦であり、その微小孔20で露出する部分13Aが電子放出面として機能する。

【効果】 両電極間に電圧を印加すると、電子放出面13 A上にこの面に略平行に等電位面E。が形成される。電子 e は等電位面に垂直方向に移動するので、大部分の電子 e は、微小孔20を通って放出され、電子放出面13Aが平坦であるが故に放出電子の量が多くなり、電子放出効率が高い。



【特許請求の範囲】

【請求項1】 第一の電極と第二の電極とが絶縁層を介 して互いに対向して設けられ、前記第二の電極及び前記 絶縁層を夫々貫通する微小孔が形成され、前記第一の電 極と前記第二の電極との間に電圧を印加することによ り、所定の粒子が前記第一の電極の粒子放出面から前記 **微小孔を通して放出されるように構成されている粒子放** 出装置において、前記絶縁層の厚さが1μm未満であ り、かつ、前記粒子放出面が実質的に平坦になっている ことを特徴とする粒子放出装置。

【請求項2】 絶縁層の厚さが 0.5µm以下である、請 求項1に記載された粒子放出装置。

【請求項3】 絶縁層の厚さが 0.1μm以上である、請 求項1又は2に記載された粒子放出装置。

【請求項4】 粒子放出面が第一の電極の表面である、 請求項1、2又は3に記載された粒子放出装置。

【請求項5】 粒子放出面が、第一の電極を被覆しかつ この第一の電極の構成材料よりも仕事関数が小さい粒子 放出物質からなる薄膜の表面である、請求項1、2又は 3に記載された粒子放出装置。

【請求項6】 薄膜が微小孔下にのみ設けられている、 請求項5に記載された粒子放出装置。

【請求項7】 薄膜が、少なくとも第一の電極と第二の 電極とが重なり合う領域の略全域に亘って設けられてい る、請求項5に記載された粒子放出装置。

【請求項8】 請求項1に記載された第一の電極、第二 の電極、複数の微小孔及び絶縁層を有する粒子放出装置 において、前記絶縁層のうち、前記複数の微小孔間の領 域が除去された構造を少なくとも一部に有することを特 徴とする粒子放出装置。

【請求項9】 第一の電極と第二の電極とが互いに重な り合う領域において絶縁層の実質的に全部が除去されて いる、請求項8に記載された粒子放出装置。

【請求項10】 微小孔が設けられた第二の電極がハニカ ム状又は格子状を呈している、請求項8又は9に記載さ れた粒子放出装置。

【請求項11】 第一の電極と第二の電極との間隙が1 μ m未満である、請求項8、9又は10に記載された粒子放 出装置。

μm以下である、請求項11に記載された粒子放出装置。

【請求項13】 第一の電極と第二の電極との間隙が 0.1 μm以上である、請求項11又は12に記載された粒子放出 装置。

【請求項14】 請求項1~7のいずれか1項に記載され た粒子放出面又は薄膜を有する、請求項8~13のいずれ か1項に記載された粒子放出装置。

【請求項15】 請求項1~14のいずれか1項に記載され た粒子放出装置を具備する電界放出型装置。

【請求項16】

ン、これら両電極ライン間の絶縁層及び粒子放出用の微 小孔からなる第一のパネルと、複数の発光体及びこれら 発光体が夫々被着された電極からなる第二のパネルとに よって電界放出型発光装置として構成されている、請求 項15に記載された電界放出型装置。

【請求項17】 発光体が螢光体である電界放出型ディス プレイ装置として構成されている、請求項16に記載され た電界放出型装置。

【請求項18】 基体上に第一の電極を形成する工程と、 前記第一の電極上に絶縁層を形成する工程と、前記絶縁 10 層上に第二の電極を形成する工程と、前記第二の電極及 び前記絶縁層を夫々貫通する微小孔を形成する工程とを 有する、請求項1~7のいずれか1項に記載された粒子 放出装置、又はこの粒子放出装置を具備する、請求項1 5、16若しくは17に記載された電界放出型装置の製造方

【請求項19】 基体上に第一の電極を形成する工程と、 前記第一の電極上に絶縁層を形成する工程と、前記絶縁 層上に第二の電極を形成する工程と、前記第二の電極及 20 び前配絶縁層を夫々貫通する複数の微小孔を形成する工 程と、前記絶縁層のうちの前記複数の微小孔間の領域の 少なくとも一部の絶縁層を除去する工程とを有する、請 求項8~14のいずれか1項に記載さた粒子放出装置、又 はこの粒子放出装置を具備する、請求項15、16若しくは 17に記載された電界放出型装置の製造方法。

【請求項20】 第二の電極の微小孔を介してオーパーエ ッチングすることによって絶縁層部分を除去する、請求 項19に記載された、粒子放出装置又は電界放出型装置の 製造方法。

30 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、粒子放出装置(例え ば、極薄型のディスプレイ装置に使用して好適な電子放 出源)、電界放出型装置(例えば、前記電子放出源を有 するディスプレイ装置)及びこれらの製造方法に関する ものである。

[0002]

【従来の技術】従来、例えば極薄型のディスプレイ装置 としては、電界放出型カソードを電子放出源とする電界 【請求項12】 第一の電極と第二の電極との間隙が 0.5 40 放出型ディスプレイ (FED: Field Emission Displa y) が知られている。

> 【0003】公知のFEDでは、スクリーン内部に電子 放出源を設け、その各画素領域内に電子放出材料からな る多数のマイクロチップを形成し、所定の電気信号に応 じて対応する画素領域のマイクロチップを励起すること により、スクリーンの螢光面を発光させている。

【0004】上記の電子放出源においては、帯状に形成 された複数本のカソード電極ラインと、このカソード電 極ラインの上部においてカソード電極ラインと交差して カソード電極ライン、ゲート電極ライ 50 帯状に形成された複数本のゲート電極ラインとが設けら

れ、上記カソード電極ラインの上記ゲート電極ラインと の各交差領域がそれぞれ1 画素領域として形成されてい

【0005】従来のスピント型と呼ばれる縦形の電子放 出源によれば、具体的には図24、図25に示すように、例 えばガラス材からなる下部基板101 の表面上に帯状の複 数本のカソード電極ライン103 が形成されている。

【0006】これらのカソード電極ライン103 には各接 統部 103aを除いて絶縁層105 が成膜され、この上に各 カソード電極ライン103 と交差して帯状に複数本のゲー 10 ト電極ライン104 が形成されていて、各カソード電極ラ イン103 と共にマトリクス構造を構成している。 絶縁層 の厚さts は約1μmである。

【0007】更に、各カソード電極ライン103 の接続端 部 103a及び各ゲート電極ライン104 の接続端部 104a が制御手段107 に夫々接続され、電気的に導通してい

【0008】ここで、各カソード電極ライン103の各ゲ ート電極ライン104 との各交差領域122 において、絶縁 層105 には、カソード電極ライン103 からゲート電極ラ イン104 へ通じる孔径wz の多数の円形の微小孔120 が カソードホールとして形成され、これらの各孔内に電界 放出型カソードとしてのマイクロチップ (エミッタコー ンとも呼ばれる。) 106 が数μm以下の微小サイズに設 けられている。

【0009】これらの各マイクロチップ106は、電子放 出材料、例えばモリブデンからなっていて、略円錐体に 形成され、夫々カソード電極ライン103 上に配されてい る。そして、各マイクロチップ106 の円錐体の先端部 は、ゲート電極ライン104 に形成されている電子通過用 30 のゲート部 104b に略位置している。

【0010】このように、各カソード電極ライン103の 各ゲート電極ライン104 との各交差領域122 には、多数 のマイクロチップ106 が設けられて画素領域が形成さ れ、個々の画素領域が1つの画素(ピクセル)に対応し ている。

【0011】上記のように構成された電子放出源(電界 放出型カソード)においては、制御手段107 により所定 のカソード電極ライン103 及びゲート電極ライン104 を 選択し、これらの間に所定の電圧を印加することによっ 40 て、この印加電圧を対応する画素領域内の各マイクロチ ップ106 に印加すると、各マイクロチップ106 の先端か らトンネル効果によって電子が放出される。なお、この 所定の印加電圧値は、各マイクロチップ106 がモリブデ ンからなっている場合、各マイクロチップ106の円錐体 の先端部付近の電界の強さが10°~10¹° V/mとなる程 度のものである。

【0012】このとき、この電子放出源が内蔵されたデ ィスプレイ装置(FED)においては、所定の画素領域

された電子が、制御手段107 によりカソード電極ライン 103 とアノード (螢光面パネルの透明電極) との間に印 加された電圧によって更に加速され、ゲート電極ライン 104 とアノードとの間に形成された真空部を通って螢光 面に到達する。そして、この電子線により螢光面から可 視光が放出される。

【0013】ここで、図25においてこのディスプレイ装 置の構成を説明すると、例えばR(赤)、G(緑)、B・ (青) の三原色の各螢光体素子がITO (Indium Tin 0 xide: In及びSnの混合酸化物) 等からなる透明電極 100R、 100G、 100Bを介してストライプ状に配列さ れてカラー螢光面123 が形成された光透過性の螢光面パ ネル114 と、電界放出型カソードを有する電極構体115 (電子放出源) が形成された背面パネル101 とがシール 材等により気密に封止され、所定の真空度に保持され

【0014】螢光面パネル114 と背面パネル101 とは、 その間隔を一定に保持するために所定の高さの柱(所謂 ピラー、図示省略)を介して封止される。

【0015】このFEDによりカラー表示を行う方法と しては、選択された交差部122 の各カソードと一色の螢 光体とを対応させる方法と、各カソードと複数の色の登 光体とを対応させるいわゆる色選別方法がある。この場 合の色選別の動作を図26及び図27を用いて説明する。

【0016】図26において、螢光面パネル114の内面の 複数のストライプ状の透明電極100上には各色に対応す るR、G、Bの螢光体が順次配列されて形成され、各色 の電極はそれぞれ赤色は3R、緑色は3G、青色は3B の端子に集約されて導出されている。

【0017】対向する背面パネル101 上には、上記した ようにカソード電板103 及びゲート電板104 が直交して ストライプ状に設けられ、マイクロチップ先端に 108~ 1010 V/mの電界がかかるようにカソード電極103 -ゲ ート電極104 間に電圧を印加すると、各電極の交差部12 2 に形成されたマイクロチップ (電界放出型カソード) 106 から電子が放出される。

【0018】一方、透明電極100(即ち、アノード電極) とカソード電極103 との間には 100~1000Vの電圧を印 加して、電子を加速し、螢光体を発光させる。図26の例 においては、赤色螢光体Rにのみ電圧を印加して、電子 を矢印eで示すように加速させた場合を示している。

【0019】このように、三端子化された各色R、G、 Bを時系列で選択することによってカラー表示を行うこ とができる。各カソード電極列上のある一点のカソー ド、ゲート及びアノード (螢光体ストライプ) のNTS C方式での色選別タイミングチャートを図27に示す。

【0020】各カソード電極103を1Hの周期で線順次 駆動させるときに、各色螢光体R、G、Bに対しそれぞ れ周期HのうちH/3ずつ+hVの信号を与える一方、 を励起することによって各マイクロチップ106 から放出 50 ゲート信号及びカソード信号をH/3周期でゲート信号

として $+\alpha V$ 、カソード信号として $-\alpha V\sim -\beta V$ を同 期してそれぞれ与え、ゲートカソード間電圧V,,=+2 α Vのときに電子を放出する。かくして、H/3毎に選 択されるR、G、Bの各螢光体を発光させて色選別を行 うことができ、これによりフルカラー表示を行うことが できる。

【0021】しかしながら、本発明者が上記した電子放 出源について検討を加えた結果、以下に述べるような種 々の欠点が存在することを突き止めた。

3 上の微細孔120 内に配したマイクロチップ106 がほぼ 絶縁層105 の厚みに亘ってほぼ円錐体に形成されている ために、ゲート電極104 -カソード電極103 間に電圧を 印加した際に等電位面Ec はマイクロチップ106 の円錐 面に沿って微細孔120 内に形成されることになる。

【0023】この電子放出源は、 10⁶ V/cmオーダの電界 強度で電子が物質表面のポテンシャル障壁を通り抜けて 真空中に放出される現象を利用したものである。 マイク ロチップ106 の先端とゲート104 との距離をd2 、マイ クロチップ先端の曲率半径をr、ゲート104 -カソード 103 間の印加電圧をV₂ 、マイクロチップ先端の電界強 度をF2とすると、F2は次の近似式で求めることがで きる。

 $F_2 = 2 V_x / \{r \cdot 1 n (2 d/r) \}$ ここで、d2 =0.5 μ m、r=0.1 μ m、V =100 V とすると、F₂ =8.7 ×10⁶ V/cm となり、電界放出が起

こることになる。

【0024】ところが、マイクロチップ106 から放出さ れる電子eは等電位面Ecと直交して進行するので、孔 れ角hetaは ± 30 度にもなってしまう。この結果、螢光面で は、電子ビーム e が所定の螢光体 (例えば赤色螢光体) に到達せず、不所望な螢光体(例えば、隣接する緑色螢 光体) に到達し、ミスランディングを起こし易くなる。 これでは、目的とする色の発光が得られず、ディスプレ イの性能が損なわれ、その精細化において問題となる。

【0025】しかも、上記した電子放出源においては、 各マイクロチップ106 から放出される電子の量(即ち、 電流量)がばらつき、不均質なものとなり易い。このた め、このようなディスプレイ装置はスクリーン上に生じ *40* る光輝点が不均質となり、非常に目障りなものとなる。

【0026】また、上配した電子放出源は、マイクロチ ップが円錐形を呈し、その頂点から電子を放出するの で、使用中に真空中の僅かなイオンによってスパッタさ れて消耗し易く、電子放出能が変化したり、甚だしくは 破壊することがある。

【0027】更に、上記した電子放出源には、後に図29 ~図32によって説明する製造過程から、次のような問題 が在る。

【0028】円錐形のマイクロチップを形成するのに、

垂直方向からの蒸着によっているので、マイクロチップ の形状がばらつき、正しい円錐形から可成り変形した形 状になることがある。

【0029】また、上記した電子放出源は、金属粒子等 により、マイクロチップ106 とゲート電極ライン104 と が接続されてカソード電極ライン103 とゲート電極ライ ン104 とが短絡し、マイクロチップ106 が破壊される場 合があることが分かった。これに加えて、ゲート電極ラ イン104 と螢光面114 との間の高真空領域130 に存在す 【0022】まず、図28に示すように、カソード電極10 10 るイオンがマイクロチップ106 をスパッタし、ディスプ レイとしての寿命を縮めることもある。

【0~0~3~0】また、 $1~\mu$ m程度の高さのマイクロチップ を蒸着で形成するのに長時間を要し、後述するリフトオ フによる材料の無駄が大きい。

【0031】ディスプレイが大型になると蒸着装置が大 型になり、大型化を避けようとすると蒸着が甚だしく長 時間を要することになる。

【0032】次に、上記の電子放出源の製造工程を、図 29~図30によって説明する。まず図29に示すように、ガ ラス等からなる下部基板101 上にニオブ等を材料として 厚さ約2000Å程度の導体膜103 を成膜し、その後、写真 製版法及び反応性イオンエッチング法により、この導体 膜をライン形状にパターニングしてカソード電極103と する。

【0033】そして、絶縁層105(例えば、二酸化珪素) をスパッタリング又は化学蒸着法により上記導体膜上に 成膜し、この絶縁層105 上にゲート電極材料(例えば、 ニオブ)を成膜し、その後、写真製版法及び反応性イオ ンエッチング法によりこの導体膜をカソード電極ライン 120 から放出される電子 e の進路は大きく振れ、その振 30 103 と交差するようなゲート電極ライン104 に加工す る。しかる後、図30に示すように、ゲート電極ライン10 4 及び絶縁層105 を貫通する円形の微細孔120 を写真製 版法及び反応性イオンエッチング法により形成する。

【0034】その後、図31に示すように、剥離層124(例 えば、アルミニウム)を電子放出源の主面部に対して斜 め方向から真空蒸着により成膜する。

【0035】そして、図32に示すように、微小孔120中 のカソード電極103 上にモリプデンを円錐形に蒸着法に より堆積させ、マイクロチップ106 を形成する。このと き、剥離層124 上にモリブデン106 が堆積するが、この 堆積の進行に伴って孔120 の上方が堆積モリプデンによ り徐々に閉じられ、これと同時にマイクロチップ106が 円錐状に堆積する。マイクロチップ106 は高さが $1 \mu m$ 程度であり、この形成には長時間を要する。

【0036】次いで、剥離層124 を溶解することによ り、剥離層124 上のモリブデン106 を剥離し、除去 (リ フトオフ)し、図24に示した如き構造を作製する。この リフトオフされるモリブデンは、マイクロチップよりも 大量であり、これが無駄になる。このため、モリブデン 50 (マイクロチップ材料)の利用率は、数%止まりで、と

7

きとして1%未満にもなる。

【0037】図32に示した方法では、マイクロチップの形状にばらつきを生ずることが避け難い。例えば、図33(a)に示すようにマイクロチップ106が傾斜したり、同図(b)に示すようにマイクロチップ周面に溝 106 aが生じたり、同図(c)に示すように頂点 106 bが複数形成されたり、同図(d)に平面図で示すように周面に襞 106 cが生じたりすることがある。これでは、電子放出特性が悪くなってしまう。

【0038】更に、図34に示すように、前述のリフトオ 10 フ時等に生じた金属片125 等がマイクロチップ106 とゲート電極ライン104 との間に付着し、これらを短絡する。このため、作動時にカソード103 ーゲート104 間に電圧を印加し、この電圧を上げていった場合に、マイクロチップ106 は非常に高温になり、ついには耐えきれないほどの温度となる。

【0039】この結果、図35に示すように、マイクロチップ106 自体と、その周りの半径数十μmに亘る領域のゲート104 やカソード103 までも矢印126 のように溶断され、破壊を生じてしまう。これでは、かなりの領域が 20動作しなくなり、有効な領域が減少してしまう。

【0040】蒸着にあっては、小面積の蒸着源(蒸着ターゲット)から蒸着材料を被蒸着材(ワーク)上に堆積させるので、ディスプレイを大型化(即ちワークを大型化)すると、蒸着ターゲットとワークとの距離を大きくとらねばならず、蒸着装置が大型化する。これを図36によって説明する。

【0041】相似形で表面積が異なるワーク131(表面積 S₁)、ワーク132(表面積 S₂)に対し、蒸着ターゲット130から蒸着を行う場合を考えると、蒸着ターゲット130から±α₁の角度範囲内で蒸着を行う場合、蒸着ターゲット130からのワーク131、132の距離L₁、L₂は、ワーク表面積 S₁、S₂と次のような関係になる。

 $S_1 : S_2 = L_1 : L_2$ $L_2 = (S_2 / S_1) \times L_1$

即ち、蒸着ターゲットとワークとの距離は、ワーク表面 積に比例して変化することになり、ディスプレイを大型 化しようとすれば蒸着装置が大型化することが理解でき る。

【0042】ワークを大きくしかつ蒸着装置の大型化を 40 避けるためには、図37に示すように、一対のスリット13 3、133を用いて蒸着角度 α 2を狭く絞り、ワーク132を移動させながら蒸着を行うことが考えられる。然し、この方法では装置を大型化せずに済むのであるが、所定面積に蒸着を行うのに長時間を要することになる。即ち、蒸着エリアの長さを α 5、ワーク全面に同時に蒸着する場合に対し、 α 7、倍の時間がかかることになる。その上、蒸着角度を α 7、大方向に同じ α 7、とするならば、ワークの移動も α 7、次の2方向に行わねばならず、蒸着に益々時間が 50

かかってしまう.

【0043】電子放出源は、前配の方法によるほか、図38(a)~(g)に示す方法によって作製することができる。

8

【0044】先ず、珪素の基板140を熱酸化してその表面に酸化珪素膜 144Aを形成し(図38(a))、次いで酸化珪素膜をパターニングしてマスク 144Bとする(同図(b))。次に珪素基板140をエッチングしてマスク 144B下の珪素を略円形にし(図38(c))、次いで熱酸化によって珪素表面に酸化珪素膜141を形成する(度同図(d))。次に酸化珪素膜141上に絶縁層142とゲート金属膜(後にゲートとなる金属)143Aとを順次被着し(図38(e))、次いで酸化珪素膜141を弗酸でエッチング除去すると共に、マスク 144B及びその上に被着した絶縁層部分とゲート金属膜部分とをリフトオフし、マイクロチップ 140aを形成する(同図(f))。最後にゲート金属の膜をパターニングしてゲート 143Bとする(図38(g))。

【0045】この方法は、マイクロチップの形状、寸法 にばらつきが生じ易い上に、作製に手数がかかる。

【0046】図39(a)~(f)は、電子放出源の他の作製方法を示す。

【0047】先ず、絶縁基板150上にタンタルの層151を形成し、その上にSiO2のマスク156を形成し(図39(a))、次いでタンタル層151を平立チングしてマスク156の下のタンタル部分を略円錐形にする(同図(b))。次にタンタル層151を陽極酸化してタンタル層151上にTa2O3の膜153を形成し(図39(c))、次いでTa2O3の膜153上にSiO2の絶縁層154、クロムの膜(後にゲートとなる)155Aを順次被着する(同図(d))。次にTa2O3の膜153の露出部分をエッチング除去してマイクロチップ151aを形成すると共に、マスク156及びその上のSiO2層部分、クロム膜部分をリフトオフする(図39(e))。最後にクロム膜155Aをバターニングしてゲート155Bとする(図39(f))。

【0048】この電子放出源も、図36の電子放出源と同様の欠点を有している。

【0049】上記のほか、図40(a)~(e)に示す種々の電子放出源が在るが、これらは、珪素の異方性エッチングによってマイクロチップを形成している。図中、Eはマイクロチップ(エミッタコーン)、Gはゲート、Aはアノードを示す(後述の図41でも同じ)。これらのタイプの電子放出源も、前記の図38、図39の電子放出源におけると同様の欠点を有している。

【0050】以上説明した電子放出源は、スピント型のものであるが、これとは別の平面型の電子放出源が在る。図41(a)~(f)は平面型の電子放出源の要部を示す概略斜視図である。

【0051】このタイプの電子放出源は、平面的な微細

加工のみのプロセスによって作製でき、作製が容易であ るが、平面的構造であるため、次のような欠点を有して いる。

【0052】①カソードやエミッタの密度を高くするこ とが困難であり、画素の高密度化に適さない。②大面積 での均一加工が難しい。 ③スピント型に較べて電界のか かり方が複雑であり、電子放出の対称性が崩れる。②エ ミッタ部に高い電界強度をかけるのが困難である。

[0053]

【発明が解決しようとする課題】本発明の目的は、上記 10 構成することができる。 したような従来技術の欠点を解決し、電子等の放出能力 とその方向性を良好とし、低電圧駆動を可能にして、放 出される電流量の均質化を図り、しかも、高信頼性、長 寿命であり、極薄型ディスプレイ装置にも十分対応可能 であり、製造が容易な粒子放出装置、電界放出型装置及 びこれらの製造方法を提供することにある。

[0054]

【課題を解決するための手段】本発明は、第一の電極 (例えば、後述のカソード電極13) と第二の電極 (例え ば、後述のゲート電極14)とが絶縁層(例えば、後述の SіО2 層15) を介して互いに対向して設けられ、前記 第二の電極及び前記絶縁層を夫々貫通する微小孔(例え ば、後述のカソードホール20)が形成され、前記第一の 電極と前記第二の電極との間に電圧を印加することによ り、所定の粒子(特に電子)が前記第一の電極の粒子放 出面(特に電子放出面)から前記機小孔を通して放出さ れるように構成されている粒子放出装置(例えば、電界 放出型カソード)において、前記絶縁層の厚さが1μm 未満であり、かつ、前記粒子放出面が実質的に平坦にな っていることを特徴とする粒子放出装置に係る。

【0055】本発明において、絶縁層の厚さが 0.5μm 以下であることが望ましい。

【0056】また本発明において、絶縁層の厚さが、 0.1μm以上であることが望ましい。これが 0.1μm未 **満であると、第一、第二の電極間にリークが起こり易く** なり、充分な電圧を印加し難くなる。

【0057】本発明において、第一の電極の表面を粒子 放出面とすることができる。

【0058】また本発明において、粒子放出面が、第一 の電極を被覆しかつこの第一の電極の構成材料よりも仕 40 事関数が小さい粒子放出物質からなる薄膜(例えば、後 述の薄膜16) の表面であるように構成することができ **5.**

【0059】上記において、上記薄膜が微小孔下にのみ 設けられているように構成することかできる。

【0060】また、これとは異なって、上記薄膜が、少 なくとも第一の電極と第二の電極とが重なり合う領域の 略全域に亘って設けられているように構成することもで きる。

【0061】本発明は、前述した第一の電極、第二の電 50 【0074】

10

極、複数の微小孔及び絶縁層を有する粒子放出装置にお いて、前記絶縁層のうち、前記複数の微小孔間の領域が 除去された構造を少なくとも一部に有することを特徴と する粒子放出装置をも提供するものである。

【0062】上記において、第一の電極と第二の電極と が互いに重なり合う領域において絶縁層の実質的に全部 が除去されているように構成することもできる。

【0063】また、上記において、微小孔が設けられた 第二の電極がハニカム状又は格子状を呈しているように

【0064】また、上記において、第一の電極と第二の 電極との間隙が $1 \mu m$ 未満であることが望ましい。

【0065】また、上記において、第一の電極と第二の 電極との間隙が 0.5μm以下であることが一層望まし

【0066】更に上記において、第一の電極と第二の電 極との間隙が 0.1μm以上であることが前述したと同様 の理由から望ましい。

【0067】本発明は、前述した粒子放出面又は薄膜を 有し、かつ、絶縁層の少なくとも一部が除去された粒子 放出装置をも提供するものである。

【0068】本発明は、前述した粒子放出装置を具備す る電界放出型装置をも提供するものである。

【0069】本発明に基づく電界放出型装置は、カソー ド電極ライン、ゲート電極ライン、これら両電極ライン 間の絶縁層及び粒子放出用の微小孔からなる第一のパネ ルと、複数の発光体及びこれら発光体が夫々被着された 電極からなる第二のパネルとによって電界放出型発光装 置として構成することができる。

30 【0070】上記において、発光体が螢光体である電界 放出型ディスプレイ装置として構成することができる。

【0071】本発明は、基体上に第一の電極を形成する 工程と、前記第一の電極上に絶縁層を形成する工程と、 前記絶縁層上に第二の電極を形成する工程と、前記第二 の電極及び前記絶縁層を夫々貫通する微小孔を形成する 工程とを有する、前記した粒子放出装置又は電界放出型 装置の製造方法をも提供するものである。

【0072】本発明は更に、基体上に第一の電極を形成 する工程と、前記第一の電極上に絶縁層を形成する工程 と、前記絶縁層上に第二の電極を形成する工程と、前記 第二の電極及び前記絶縁層を夫々貫通する複数の微小孔 を形成する工程と、前記絶縁層のうちの前記複数の微小 孔間の領域の少なくとも一部の絶縁層を除去する工程と を有する、前記した絶縁層の少なくとも一部を除去した 粒子放出装置又は電界放出型装置の製造方法をも提供す **なものである。**

【0073】上記の方法において、第二の電極の微小孔 を介してオーパーエッチングすることによって絶縁層部 分を除去することができる。

【実施例】以下、本発明の実施例を説明する。

【0075】図1~図7は、本発明を電子放出源(電界放出型カソードを含む電極構体)及び極薄型のディスプレイ装置(FED)に適用した第一の実施例を示すものである。

【0076】本実施例によるディスプレイ装置は、図22に示したものと同様に、図1に示す電子放出源(電界放出型カソードを含む電極構体25)と、真空部を介して電子放出源に対向したアノードとなる螢光面パネル3との組み合わせによって構成され、既述したようにしてディ 10スプレイ動作を行うものである。

【0077】電子放出源25においては、その要部を縦断面で表す図1及び図23と同様の斜視図である図3に示すように、例えばガラス材からなる下部基板11の表面上に帯状の複数本のカソード電極ライン13が形成されている。

【0078】これらのカソード電極ライン13上に絶縁層 15と各カソード電極ライン13に対し領域22で交差した帯 状の複数本のゲート電極ライン14とが形成され、これら のゲート電極ラインは各カソード電極ライン13と共にマ 20 トリクス構造を構成している。

【0079】更に、各カソード電極ライン13の接続端部 (図示省略)及び各ゲート電極ライン14の接続端部(図 示省略)が制御手段(図17の107と同様のもの)に夫々 接続され、電気的に導通している。

【0080】ここで、絶縁層15にはゲート電極ライン14からカソード電極ライン13に達する孔径wi の多数の円形の微小孔20がカソードホールとして形成されている。

【0081】カソード電極13は、高融点のモリプデン又はタングステンからなる。ゲート電極14は、クロム、タ 30ンタル、モリプデン、タングステン、W S_{11} 、アルミニウム等で形成でき、その厚さは $0.1\sim0.5~\mu$ mとしている。絶縁層15は、S iO_2 、Si、N、等を真空蒸着、スパッタ、CVD等により、厚さt1、が $1~\mu$ m未満(好ましくは $0.1\sim0.5~\mu$ m、この例では $0.3~\mu$ m)として形成されたものである。微小孔20は、径w1 が $0.1~\mu$ m ~数 μ mで、ピッチp2を数 μ m~数t4 mとして、ゲート電極14が格子状又はハニカム状になるように配列されている。

【0082】なお、螢光面パネル3側の基板2は、その 40 一主面である下面部において上記真空部を介して上記電子放出源の主面部と対向して設けられている。この上部基板の下面部には、螢光面が塗布され、各ゲート電極ライン14と夫々平行な帯状の螢光面R、G、Bが夫々透明電極1R、1G、1Bに被着形成されている。

【0083】上記電子放出源においては、上記制御手段により所定のカソード電極ライン13及びゲート電極ライン14を選択し、これらの間に所定の電圧を印加することによって、対応する画素領域内の各微小孔20内のカソード電極13に所定の電界がかかると、各微小孔20内のカソ 50

12

ード電極13からトンネル効果によって電子が放出される。

【0084】このとき、上記電子放出源が内蔵されたディスプレイ装置において、所定の画素領域を励起することによって各微小孔20内のカソード電極13から放出された電子が上記制御手段によりカソード電極ライン13とアノードである螢光面パネル3の透明電極1R、1G又は1Bとの間に印加された電圧によって更に加速され、ゲート電極ライン14と螢光面パネル3との間に形成された真空部30を通って螢光面に到達する。そして、この電子線により螢光面R、G又はBから可視光が放出される。

【0085】ここで、図2に示すように、カソード電極 13上の微細孔20内に酵出した部分の上面13Aがフラット であるために、ゲート電極14-カソード電極13間に電圧 を印加した際に等電位面E。は上面13Aに沿って略フラットに微細孔20内に形成されることになる。

【0086】従って、上面(電子放出面)13Aから放出される電子eは等電位面E。と直交して進行するので、微小孔20から放出される電子eは進路があまり振れることなく、真空部(高真空領域)30を通して所定の螢光体(例えば赤色螢光体R)に到達し、ミスランディングを起こすことはない。この結果、常に目的とする色の発光が得られ、ディスプレイの性能が向上し、高精細化が可能になる。更に、電子eは、マイクロチップの頂点からではなく、カソード電極13の微小孔20に臨む部分の上面13Aから放出されるので、放出電子の量が大きくなり、高い効率を以て発光がなされる。その上、マイクロチップの頂点のような1点にイオンが集中することがなく、高真空領域に存在するイオンによるスパッタも激減し、装置の耐久性が改善される。

【0087】更に、電子を放出する部分をカソード電極 13の微小孔20に臨む部分の上面13Aとしているので、この上面13Aとゲート電極14との間が十分離れており、これらの間に金属片が付着して短絡が生じることがない。しかも、後述の製造方法から明らかなように、予め基板 11上に成膜しておけるから、リフトオフの必要がなく、リフトオフ時に生じる金属片の問題もなくなる。この結果、印加電圧を上昇させた場合に電極が溶断されること はなく、信頼性の良い動作を行わせることができる。

【0088】図4は、電子放出源と螢光面パネルとによって組み立てられてなるFEDの要部概略斜視図である。電子放出源25と螢光面パネル3とは、多数のピラー(柱状のスペーサ)4を介して対向し、周録部がフリットシール7によって封止される。そして、電子放出源25と螢光面パネル3との間の空間(図1の30)は、排気管8から排気されて10-6~10-7 Torr(10-4~10-7 Pa)の真空度になる。カソード電極ライン13とゲート電極14とは、夫々FPC(フレキシブルプリントサーキット)5、6によって外部に電気的に導出される。

【0089】画素ピッチを 0.4mmとし、カソード電極、

ゲート電極の幅をいずれも 0.2mmとした (即ち、両電極の交差部 (図3の22) 領域を 0.2mm×0.2mm とした) 場合、交差部から放出された電子が収束電極等の作用に頼ることなく螢光体面に引きつけられるとすると、電子が移動する経過は約±30度の角度範囲に広がる。放出電子が、 0.4mmビッチで配された螢光体面素上に到達し、隣の面素の螢光体には到達しない (即ち、クロストークを起こさない) ようにするには、前記間隙は 0.3mm以下であることを要する。そこで、高さ 0.3mm以下のピラーを、螢光体が存在しない箇所に形成配置する必要があ 10

【0090】次に、この例による電子放出源の作製手順について説明する。

【0091】先ず、図5に示すように、ガラス基板11上に、カソード電極13、絶縁層15、ゲート電極14を順次被着した積層体を製造する。このとき、両電極を電極ラインにパターニングしておく。絶縁層15は、両電極の交差部にのみ設ける。次いで、ゲート電極14上に微小孔形成のためのレジストマスク19を形成する。

【0092】次に、図6に示すように、反応性イオンエ 20 ッチング等の異方性エッチングにより、レジストマスク 19が存在しない箇所のゲート電極14の部分及び絶縁層15 の部分をエッチング除去し、微小孔20を形成する。

【0093】次に、レジストマスク19を除去し、図1に示した電子放出源25とする。この方法では、約1μmの高さのマイクロチップを形成する工程やリフトオフの工程が不要であり、製造が簡単で材料の甚だしい無駄も起こらない。

【0094】従来の電子放出源にあっては、後のマイクロチップ蒸着のために、絶縁層の微小孔をオーバーエッ 30 チレてゲート電極の微小孔よりも大きくする必要があったが、本発明に基づく電子放出源では、図7(a)に示すように、垂直に同径にエッチングして良く、仮想線で示すように絶縁層部分を傾斜してエッチングしても良い。また、図7(b)に示すように、オーバーエッチングしても良い。

【0095】図8は、本発明の第二の実施例を示す図1 と同様の断面図である。

【0096】この例では、カソード電極13上に、カソード電極の構成材料よりも仕事関数が小さい電子放出物質 40からなる薄膜16を、少なくとも電極交差部22の略全域に設けている。そして、薄膜16の微小孔20に臨む部分の上面16Aが電子放出面となり、電子放出源35が構成される。

【0097】 薄膜16を構成する電子放出物質の仕事関数がカソード電極13の構成材料よりも小さくすることにより、電子の放出のためのカソード電極とゲート電極との間に印加する電圧を低減(例えば数十Vに低減)することができ、低電圧駆動で必要な放出量を安定して得ることができる。

14

【0098】また、電子を放出する部分を上記の薄膜とし、この薄膜を少なくともカソード電極及びゲート電極の重なり合う領域の略全域に亘って設けることにより、この薄膜は、既述したようなマイクロホール120の形成後の蒸着によらずに、予め成膜した後に絶縁層の形成→ゲート電極及び微小孔の形成といった簡単な工程を経ることができる。薄膜16は、図5、図6に仮想線で示してある。

【0099】上記した粒子放出物質からなる薄膜が、絶縁層の2分の1以下の厚みに設けられているのがよく、例えば、絶縁層が1μmに近い厚みであれば、薄膜は5000人以下の厚みを有している。この薄膜の厚みは、上記したこの例による作用効果を有効に発揮できるように設定するのがよく、また、成膜時の蒸着量等によって制御可能である。この例では、絶縁層の厚さt: 0.3μmに対し、薄膜16の厚さを2000人としている。

【0100】上記した粒子放出物質の仕事関数は、カソード電極の構成材料の仕事関数よりも小さいことが望ましく、3.0e V以下であることが特に望ましく、2.0e V以下が更によい。これは、両電極(カソード電極及びゲート電極)間の印加電圧を低くし、特に数十Vでも必要な電流量を得、例えばディスプレイ用として十分に動作可能となるからである。なお、カソード電極の構成材料としては、ニオブ(仕事関数4.02~4.87e V)、モリブデン(仕事関数4.53~4.95e V)、クロム(仕事関数4.5e V)等が挙げられる。

【0101】こうした粒子放出物質としては、ダイヤモンド(特にアモルファスダイヤモンド:仕事関数 1.0e V以下)がよい。 薄膜がアモルファスダイヤモンド薄膜である場合には、 5×10' V/m以下の電界の強さでディスプレイとして必要な電流量を得ることができるので、一層の低電圧駆動が可能となる。

【0102】また、こうしたアモルファスダイヤモンド 薄膜は電気的に抵抗体であるから、各微小孔内の薄膜か ら放出される電流量の均質化を図ることができる。そし て、アモルファスダイヤモンド薄膜は化学的に不活性で あり、イオンによりスパッタリングされにくいので、安 定なエミッションを長い時間維持できる。

【0103】ダイヤモンド以外に使用可能な粒子放出物質としては、LaB。(仕事関数2.66~2.76eV)、BaO(仕事関数1.6~2.7 eV)、SrO(仕事関数1.25~1.6 eV)、Y2O3(仕事関数2.0eV)、CaO(仕事関数1.6~1.86eV)、BaS(仕事関数2.05eV)、TiN(仕事関数2.92eV)、ZrN(仕事関数2.92eV)、等が挙げられる。

【0104】こうした粒子放出物質は、既述したマイクロチップ106の構成材料であるモリブデン(仕事関数4.6eV)等に比べて仕事関数がかなり小さいことが特徴的である。なお、この仕事関数は3.0eV以下とするのが望ましいが、これは両電極間の印加電圧との相関性

で決めることができ、仕事関数が小さめである場合は印加電圧を低くでき(例えば、仕事関数を 2.0e V以下とすれば印加電圧は 100 V以下にでき)、或いは仕事関数が大きめである場合は印加電圧を高くすればよい。

【0105】この場合、カソード電極ライン13が冷陰極 薄膜16の微小冷陰極に被覆され、ゲート電極ライン14及 び絶縁層15を貫通する円形の微小孔20が形成されている が、薄膜16が特にアモルファスダイヤモンドである場合、冷陰極自体が抵抗体であるため、各微小孔20内の薄膜16から放出される電流量が均質化される。この結果、 ディスプレイ装置のスクリーン上に生じる光輝点が均質 となり、見栄えが非常に良好なものとなる。

【0106】更に、アモルファスダイヤモンド薄膜は化学的に不活性であり、真空部30に生じるイオンによってもスパッタリングされ難いので、安定なエミッションを長い時間維持できる。こうしたスパッタリングについては、薄膜16自体が薄くて微小孔20の底面に存在しているために、薄膜16はスパッタリングされ難い構造となっている。

【0107】その他は、前記第一の実施例におけると同 20 様である。

【0108】図9は、第三の実施例を示す図8と同様の断面図である。

【0109】この例では、カソード電極13の微小孔20に 臨む領域にのみ例えばアモルファスダイヤモンドの薄膜 36を真空蒸着によって形成し、その上面36Aを電子放出 面として電子放出源45を構成している。薄膜36は、微小 孔20を形成した後に設ける。この例にあっては、アルミ ニウムの膜37(仮想線で示す)をゲート電極14上に形成 し、薄膜蒸着時にアルミニウム膜37上に堆積した薄膜材 初の堆積層38(仮想線で示す)をアルミニウム膜37を除 去すると共にリフトオフする。

【0110】この例にあっては、低電圧駆動が可能であるという前記第二の実施例による効果に加えて、上記のリフトオフ時に堆積層38の一部が微小孔20内に侵入したとしても、これは導電性ではないので何の障害にもならない。その他は、前記第二の実施例におけると同様である。

【0111】図10は、第四の実施例を示す図9と同様の 断面図である。

【0112】この例では、図9の薄膜36に替えて、絶縁層15の高さよりも低い、例えばアモルファスダイヤモンドの円錐台形体46を形成し、その上面46Aを電子放出面とし、電子放出源55を構成している。図10中、仮想線で示す47はリフトオフ用のアルミニウム膜、仮想線で示す48はアルミニウム膜47上に堆積した堆積物の層である。

【0113】この例にあっては、アモルファスダイヤモンドの円錐台形体46の高さを高精度に制御する必要がなく、製造が容易である。その他は、前記第三の実施例におけると同様である。

16 【0114】図11は第五の実施例を示す図1と同様の断面図、図13は図3と同様の斜視図である。

【0115】この例にあっては、電子放出源65の電極交差部22の絶縁層15を、交差部の周縁部を残してこの周縁部に囲まれる領域の絶縁層部分が総って除去され、電子放出源65が構成されている。残された絶縁層の厚さ(即ち、カソード電極13とゲート電極14との間の間隙)t:は、1 μm程度でも良いのであるが、小さい方が望ましく、この例にあっては、前記の各実施例におけると同様10に0.3μmとしている。

【0116】図12は電子放出の状況を示す図2と同様の拡大断面図である。

【0117】この例にあっては、カソード電極13上に形成される等電位面E。は、カソード電極13の微小孔20下の領域の中央部でカソード電極表面と平行になり、同周緑部及びこれに隣接するゲート電極14下の領域で上昇するように形成される。このため、放出電子eは、等電位面E。と直交する方向に移動するため、等電位面の上昇部分が恰もレンズのように作用して、ゲート電極14の微小孔20に近い部分の下のカソード電極部分から放出する電子も、微小孔20を通って螢光面パネルへ移動するようになる。

【0118】このため、螢光面パネルへ向かう有効な電子を放出する電子放出面13Bは、ゲート電極下の部分の一部に迄及ぶようになって、前記第一の実施例における電子放出面13A(図2参照)よりも広くなり、有効な放出電子の量が多くなる。

【0119】図12において、ゲート電極とカソード電極 との最短距離をd、両電極間の印加電圧をV。とする と、電界強度F: は、近似的に

 $F_1 = V_E / d_1$

で求められる。ここで、 d_1 (即ち、 t_2)=0.3 μ m、V=100 Vとすると、

 $F_1 = 3.4 \times 10^{-6} \text{ V/cm}$

となり、電界放出が起こることになる。この電界強度F 1 は、先に図26で説明した従来のマイクロチップでの電界強度F 2 の半分以下(即ち、電界放出に要する電界強度が半分以下)である。

【0120】上記のように絶縁層15が交差部の周縁部のみに存在しているので、多数の微小孔20が形成されたゲート電極14は、製造中や使用中に応力を受けて捩れ易く、間隙 t₂が変化し易い。従って、ゲート電極14は、図15(a)、(b)のように格子状としても良いが、寧ろ図14(a)、(b)に示すように、ハニカム状とするのが望ましい。また、ハニカム状にすることにより、微小孔20の密度が高くなり、放出電子の量が多くなって好都合である。

【0121】上記の例では、ゲート電極とカソード電極 との間隙 t₂を 0.3μmとしているが、この間隙を 1.0 50 μm程度にすることも可能である。図16の電子放出源66 は、上記間隙(符号 t3 で示す)を $1.0\mu m$ とした例を示す電子放出源65と同様の断面図である。

【0122】図11、図16の電子放出源は、図17~図19に示す手順で作製される。

【0123】先ず、図17に示すように、ガラス基板11上に、カソード電極13、絶縁層15、ゲート電極14を順次被着した積層体を製造する。このとき、両電極を電極ラインにパターニングしておく。絶縁層15は両電極の交差部にのみ設ける。次いで、ゲート電極14上に微小孔形成のためのレジストマスク99を形成する。

【0124】次に、図18に示すように、反応性イオンエッチング等の異方性エッチングにより、レジストマスク99が存在しない箇所のゲート電極14の部分及び絶縁層15の部分をエッチング除去し、微小孔20を形成する。

【0125】次に、図19に示すように、例えば弗酸を用いての微小孔20からの等方性エッチングにより、交差部の周縁部以外の領域の絶縁層を完全に除去する。

【0126】次に、レジストマスク99を除去し、図11、 図16に示した電子放出源65、66とする。

【0127】その他は、前記第一の実施例におけると同 20様である。

【0128】図20は第六の実施例を示す図11と同様の断面図である。

【0129】この例は、前記第二の実施例におけるカソード電極上にこの構成材料よりも仕事関数の小さい材料からなる薄膜を設けた構造を、前記第五の実施例に付加した例である。

【0130】即ち、二オブ、モリブデン、クロム等からなるカソード電極13上の少なくとも電極交差部の全域に亘ってアモルファスダイヤモンド等の薄膜16を被着し、電極交差部の周縁部以外の領域で絶縁層を総て除去し、電子放出源75としている。その他は、前記第二の実施例及び前記第五の実施例におけると同様である。

【0131】電子放出源75を上記のように構成することにより、低電圧駆動が可能になるという前記第二の実施例による効果と、電子放出面16Bが広くなって電子放出量が増加するという前記第五の実施例による効果との双方の効果が併せて奏せられる。

【0132】図21は第七の実施例を示す図11と同様の断面図である。

【0133】この例は、前記第三の実施例におけるカソード電極の微小孔下の部分に、カソード電極構成材料よりも仕事関数の小さい材料からなる薄膜を設けた構造を、前記第五の実施例に付加した例である。

【0134】即ち、ニオブ、モリブデン、クロム等からなるカソード電極13上の微小孔20下の部分に、アモルファスダイヤモンド等の薄膜36を被着し、電極交差部の周縁部以外の領域で絶縁層を総て除去し、電子放出源85としている。その他は、前記第三の実施例及び前記第五の実施例におけると同様である。

【0135】電子放出源85を上記のように構成することにより、低電圧駆動が可能になるという前記第三の実施例による効果と、薄膜36の上面36Aと薄膜36の周囲のカソード電極上面13Cとによって電子放出面が形成され、電子放出面が広くなって電子放出量が増加するという効果との双方の効果が併せて奏せられる。

18

【0136】図22は第八の実施例を示す図11と同様の断面図である。

【0137】この例は、前記第四の実施例におけるカソ 10 一ド電極13の微小孔20下の部分上に例えばアモルファス ダイヤモンドの円錐台形体46を設けた構造を、前記第五 の実施例に付加した例である。

【0138】即ち、ニオブ、モリブデン、クロム等からなるカソード電極13上の微小孔20下の部分に、アモルファスダイヤモンド等の円錐台形体46を設け、電極交差部の周縁部以外の領域で絶縁層を総て除去し、電子放出源95としている。その他は、前記第四の実施例及び前記第五の実施例におけると同様である。

【0139】電子放出源95を上記のように構成することにより、低電圧駆動が可能でかつ円錐台形体46の高さを高精度に制御する必要がないという前記第四の実施例による効果と、円錐台形体46の上面46Aと円錐台形体46の周囲のカソード電極上面13Cとによって電子放出面が形成され、電子放出面が広くなって電子放出量が増大するという効果との双方の効果が併せて奏せられる。

【0140】図23は第九の実施例を示す図11と同様の断面図である。

【0141】この例では、前記第五の実施例において図19に示した等方性エッチングを途中で中止し、カソード電極13下に多数の絶縁層15を残し、電子放出源96としている。

【0142】電子放出源96を上記のように構成することにより、カソード電極13は多数箇所で絶縁層15に支持されるので、歪みが起こり易く、カソード電極を格子状としても応力に充分耐えられるようになる。その他は、前配第五の実施例におけると同様である。なお、この例にあって、前記第六、第七、第八の実施例におけると同様に、カソード電極の交差部全面上にアモルファスダイヤモンド等の薄膜13、微小孔20下に薄膜36、円錐台形体46(いずれも仮想線で示す)を設けて良いことは言う迄もない。

【0143】以上、本発明の実施例を説明したが、上述の実施例は本発明の技術的思想に基いて更に変形が可能である。

【0144】例えば、上述した薄膜16の形成領域は、カソード電極ラインとゲート電極ラインとの交差領域のみであってよいし、カソード電極ラインと略同一パターンに設けてもよい。これ以外の領域にも薄膜16が存在していてもよく、場合によっては基板11の全面にあってもよ

50 Vi.

40

【0145】 薄膜16、カソード電極13等の材質や厚み、その成膜方法等は種々変化させてよい。成膜方法には、上述したCVD等だけでなく、レーザアブレーション法(レーザ光照射によるエッチング現象を利用した堆積法:ダイヤモンド薄膜の場合はターゲットはグラファイトが使用可能)、スパッタ法(例えばArガスを用いたスパッタリング:ダイヤモンド薄膜の場合はターゲットはグラファイトが使用可能)等がある。

【0146】また、上述した電子放出源は、FEDに好適であるが、対向する螢光面パネルの構造や各部のパタ 10 ーン及び材質等は上述したものに限られず、また、その作製方法も種々採用できる。

【0147】なお、上述した電子放出源の用途は、FED又はそれ以外のディスプレイ装置に限定されることはなく、真空管(即ち、カソードから放出される電子流をゲート電極(グリッド)によって制御し、増幅又は整流する電子管)に使用したり、或いは、カソードから放出される電子を信号電流として取り出すための回路素子(これには、上述したFEDの螢光面パネルに光電変換素子を取付け、螢光面パネルの発光パターンを光電変換素子で電気信号に変換する光通信用の素子も含まれる。)等にも応用可能である。

【0148】更に、放出される粒子は、通常は前記各実施例におけるように電子であるが、必ずしも電子に限られるものではなく、他の素粒子を対象としても良い。

[0149]

【発明の作用効果】本発明は、第一の電極と第二の電極との間に位置する絶縁層の厚さが1μm未満であり、かつ、第一の電極上に形成される粒子放出面を実質的に平坦とすることにより、次の作用効果が奏せられる。

【0150】粒子放出面が実質的に平坦となっているので、粒子放出面から放出される粒子は、平坦な粒子放出面と略平行に形成される等電位面に対して垂直方向に移動するので、第二の電極に引き付けられずに第二の電極の微小孔を通って放出されるようになる。また、粒子は、点からではなく面から放出されるので、放出粒子の量が多くなり、粒子放出が効率的になされて信頼性が高くなる上に、粒子放出面の寿命が延び、かつ、装置製造が容易である。

【0151】絶縁層の厚さが1μm未満と小さいため、第一、第二の電極間の距離が小さく、第二の電極に引き付けられずに微小孔を通って放出される放出粒子の量が多くなり、これにより、前記の効果が増大する。また、装置を薄型にできる。

【0152】本発明は、絶縁層のうち、複数の微小孔間の領域が除去された構造を少なくとも一部に有するように構成することにより、更に次の作用効果が奏せられる。

【0153】絶縁層が除去された領域では、第二の電極 【図22】第八の実施の微小孔に近い部分の下で、等電位面が彎曲し、この彎 50 大部分断面図である。

20

曲した等電位面が恰もレンズのように作用して放出粒子の進路を曲げるようになる。そのため、微小孔を通って放出される粒子には、第二の電極の微小孔に近い部分の下に位置する第一の電極部分から放出される粒子が含まれるようになる。その結果、放出粒子の量が一層多くなり、粒子放出が更に効率的になされる。

【図面の簡単な説明】

【図1】第一の実施例によるディスプレイ装置の要部拡大部分断面図である。

0 【図2】同電子放出源の電子放出性能を説明するための 拡大概略断面図である。

【図3】同ディスプレイ装置の要部機略分解斜視図である。

【図4】同ディスプレイ装置の概略斜視図である。

【図5】同電子放出源製造の第一ステップを示す拡大部分断面図である。

【図6】同電子放出源製造の第二ステップを示す拡大部分断面図である。

【図7】第一の実施例の変形例を示す電子放出源の拡大 部分斯面図である。

【図8】第二の実施例によるディスプレイ装置の要部拡 大部分断面図である。

【図9】第三の実施例によるディスプレイ装置の要部拡 大部分断面図である。

【図10】第四の実施例によるディスプレイ装置の要部拡大部分断面図である。

【図11】第五の実施例によるディスプレイ装置の要部拡大部分断面図である。

【図12】同電子放出源の電子放出性能を説明するための 30 拡大概略断面図である。

【図13】同ディスプレイ装置の要部概略分解斜視図である。

【図14】同微小孔をハニカム状に配した電子放出源の部分拡大平面図である。

【図15】同微小孔を格子状に配した電子放出源の部分拡大平面図である。

【図16】第五の実施例の変形例によるディスプレイ装置の要部拡大部分断面図である。

【図17】第五の実施例による電子放出源製造の第一ステップを示す拡大部分断面図である。

【図18】同電子放出源製造の第二ステップを示す拡大部分断面図である。

【図19】同電子放出源製造の第三ステップを示す拡大部分断面図である。

【図20】第六の実施例によるディスプレイ装置の要部拡 大部分断面図である。

【図21】第七の実施例によるディスプレイ装置の要部拡大部分断面図である。

【図22】第八の実施例によるディスプレイ装置の要部拡大部分断面図である。

【図23】第九の実施例によるディスプレイ装置の要部拡 大部分断面図である。

【図24】従来の電子放出源を適用したディスプレイ装置 の要部拡大部分断面図である。

【図25】同ディスプレイ装置の要部概略分解斜視図であ

【図26】同ディスプレイ装置におけるR、G、B三端子 の切り換えによる色選別を説明するための一部分の概略 断面図である。

【図27】同色選別時のタイミングチャートである。

【図28】同電子放出源の電子放出性能を説明するための 概略断面斜視図である。

【図29】同電子放出源製造の第一ステップを示す拡大部 分断面図である。

【図30】同電子放出源製造の第二ステップを示す拡大部 分断面図である。

【図31】同電子放出源製造の第三ステップを示す拡大部 分断面図である。

【図32】同電子放出源製造の第四ステップを示す拡大部 分断面図である。

【図33】同マイクロチップ (エミッタコーン) を示し、 同図(a)、(b)、(c)は拡大正面図、同図(d) は拡大平面図である。

【図34】同電子放出源の製造工程の他のステップを示す 概略断面図である。

【図35】同電子放出源の製造工程において溶断が生じる 状況を示す概略断面図である。

【図36】同真空蒸着における被蒸着物のサイズと蒸発源 との関係を説明するための説明図である。

【図37】同核蒸着物を移動させながら蒸着を行う際の蒸 30 R、G、B・・・螢光体

着源と蒸着領域との関係を説明するための説明図であ

【図38】他の従来の電子放出源の製造工程を示す概略断 面図である。

【図39】更に他の従来の電子放出源の製造工程を示す概 略断面図である。

【図40】更に他の従来の電子放出源の数例を示す概略断 面図である。

【図41】更に他の従来の電子放出源の数例を示す概略断 10 面図である。

【符号の説明】

1R、1G、1B・・・透明電極

2、11・・・ガラス基板

3・・・螢光体パネル

13・・・カソード電板

13A、13B、13C、16A、16B、36A、46A・・・電子 放出面

14・・・ゲート電極

15・・・絶縁層

20 16、36 · · · 強臆

19、99・・・レジストマスク

20・・・微小孔

22・・・電極交差部

25、35、45、55、65、66、75、85、95、96・・・電子放

46・・・円錐台形体


tı、t₂・・・絶縁層の厚さ

e・・・放出電子


E。・・・等電位面


IR (IG, IB) Ŕ(G,B) <u>30</u>


[図1]





【図7】

















[図10]





[図11]




[図13]












[図25]




[図27]




[図34]




【図28】




【図35】




[図38]









【図41】

